| 업무내용/자격요건 |
[담당업무]
PI
∙ 개발 SoC에 적합한 Logic level 구현 및 검증
∙ 고성능CPU, 고속Interface IP등의 Complex clock구조에 따른 Timing Methodology 구현
∙ UPF 구현 및 Low Power Specific SoC 개발
∙ Design Flow, Signoff Methodology 개발 및 구현
∙ ASIC Frontend Implementation
- Logic Synthesis, STA, SDC Clean, Formal Verification
- Low Power Implementation, UPF design flow
- SCAN, ATPG, Memory BIST
- High Speed IP (DDR5/PCIe/NANDPHY) Implementation
[자격요건]
- 경력 만 3년이상 10년이하
∙ 공학전공 (석박사 우대)
- High Speed IP (DDR5/PCIe/NANDPHY) Implementation
및 Test Scheme 구현 경험자 우대
- FinFET 경험자 우대
[전형절차]
서류 - 1차면접 - 2차면접
[제출서류]
브레인센터 이력서 양식(사진포함) |