| 업무내용/자격요건 |
[담당업무]
ㆍCPU subsystem integration / verification / synthesis
ㆍBus(NoC/AXI/AMBA) architecture design & implement
ㆍRTL design / verification / synthesis / STA / Lint / chip test / sign-off
[자격요건]
ㆍRTL 설계, 합성/검증
[우대사항]
ㆍ합성 기반으로 ASIC 전반적인 플로우에 능숙한 자
ㆍNoC 및 bus architecture design 유경험자
ㆍCPU subsystem level PPA/Hardning 유경험자
ㆍ스크립트를 이용한 RTL 설계 및 검증 자동화 툴 개발 유경험자
[직책/직급]
경력에 따라 협의
[근무지]
수원시 영통구 대학로 60
광교(경기대입구)역 200m
근무시간: 10:00 ~ 18:00 (점심시간 1시간30분)
[전형절차]
서류-1차면접-인적성검사-최종면접
[제출서류]
자유양식 혹은
에이직랜드 이력서 양식 (서류통과시 필요)
|